This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. : E 01 1 21/56

Seq. No. for Official Use : X-6835-57

TIME OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SHO 60-148864, July 5, 1985

DVENIOR . : TEUREO KAMATA, NEC TERRETE, Ltd.

4-12-12 Ritemachi, Yamagata-Shi

APPLICANT : NEC Yamagata, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT : Hitoshi UCHTEAPA, Patent Agent

MUNICIPAL OF INVENTIONS: 1

RECUEST FOR EXAMINATION : None

1. Mile of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

<u> جنيت ، 2 .</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Field of commercial utility]

This invention relates to a method of namufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

(Problems to be solved by the invention)

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

(Example)

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, ministure leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Pig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



⊕公開特許公報(A)

昭62-9639

@Int_Cl.*

の代 理 人

规则記号

厅内整理番号

@公開 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

零査請求 未請求 発明の数 1 (全2頁)

半導体装置の製造方法 ❷発明の名称

②特 既 昭60-148864

母出 頤 昭60(1985)7月5日

常郎 庭 俣 母発 明 者 山形日本軍気株式会社 砂出 顋 人 弁理士 内 原 晋

山形市北町 4 丁目12番12号 山形日本電気株式会社内

山形市北町4丁目12番12号

1 発明の名称 半導体装置の製造方法

2 特許請求の疑問

パメーンニングされた記録を有するブリント配 最高板に牛等体テップを搭取し、放牛装件テップ の電気と美記記念との記念を行い、何証労止後と れを切断分離するととを特徴とする単導体装置の 製造方法。

3. 另明の許超な説明

(集製上の利用分野)

本見明は、半導体模数の製造方法に関し、特に 小型トランジスタ。ダイオード、小型ICのテッ プ部品を信息度等くかつ安角に技供するものでも

(女朱の技術)

従来、 との我の牛選券ナップ飛品は、 パンテン

グされたリードフレームに半退体ペレットを搭数・ 芭葉を行ったのち、リード形状の加工を行いナッ プ形状ドナるもので、セラミック散品ド半端なべ レットを搭載・銃撃し側距斜止するものがある。 [発明が解佚しようとする問題点]

女法の製法に基づくものは、和本の外では対止 **秋にサード加工を行うために耐煙性等の耐て劣化** が見られる外、形状寸法のパランセが大きいとい う久点がもり、実装工をてのトラブルの気因とな っている。

又、そその例では、対対が高低である事の外に 材料高量の寸法パラッキ。剣止寸任パラッキが大 をいという欠点があり、十はり実装工程でのトラ ブルの長因となっている。

(問題点を無決するための手数)

本現明は、あらかじぬま子供道に合致したパク ーンニングを施したプリント配置が乗に牛導体ペ レットを搭載し、必要な内部結構を行い、その状 太子面を収益で対止し、しかる状剣止妖ブリント 記録多額を切断分離し、個点の牛選体象子に分離 するものである。とのB、東子の単気が昔の既定 中マーキング年の工芸は切断・分割の形はいずれ でもよく、東子は近中プロセスの最美化Kより最 も中り中寸い工程で行えばよい。

(異路例)

次に、本発明について図面を参照して取的する。 第1回は完成した展園の側面及び新面を扱わしている。第2回のは本展園の組立に用いるブリント配影番板の質断面図、何図的はとのブリント配 服本板の平面部分図である。以降図面にない様立 工程を設明する。

プリント配数基板1ド半線体ペレット3をソルダー2で取りつけ固定し、ポンディングワイヤー 4で起患する。この様子を無3関に示す。次に、常子面を樹脂5で対止する。対止は全面でも部分的に行ってもよい。第4回にこれを示す。是後に第子を切断分離し完成品となる。この様子を無5回に示す。切所はスルーホールの中央都を正確に行う事により、裏面の契係用コンダクトとの注意を扱うことなく分離出来る。

1 ……ブリント配恕玄坂、2 ……マウントソル ダー、3 ……半導体ペレット、4 ……ギンディン クワイヤー、5 ……針上密羅。

代章人 弁理士 内 底

(発用の効果)

以上即明したほに、本祭明によれば次工作成立 耳(品質のよい、小型リードレステップと - リア 末子が補られる。外形は灰束のリードが工による ナップキャリアに比較し30~50多小型化する平 ができ、今後の小型化志向にも十分的記できる。 業子は小型のダイメードやトランジスタから、大 形のしてI 太子さて匹く選用化来、その効果に向 り知れない。

4. 四面の花年な奴男

第1回は本発明の一実施外による牛消体基準の 部分断面を示した質面図である。

第2回以かよび第2回向はそれぞれブリント記 銀茶者の所面かよび平面包である。

(京3日はブリント配製業系に半減体ペレットを 搭載し外配端子と結組した様子を表わしている側 面図である。

第4回は半導体表子面を促送用の指で対止した 様子を扱わず断面的である。

